Необходимо выполнить задание в среде Active VHDL:
Построить асинхронную булеву модель сдвигающего регистра по схеме (на рис.)

Для элементов схемы пользователем задаются значения Т01,Т10.
Получить временную диаграмму работы схемы при различных значениях длительности входных сигналов и Т01,Т10 (0..5 усл.ед.времени).

Если кто-нибудь сталкивался с подобным заданием, буду рад помощи

Это сообщение отредактировал(а) DexterMDJ - 28.1.2011, 16:15