Тайминги оперативной памяти сейчас обычно описывают четвёркой чисел. Если не ошибаюсь это TCL - TRCD - TRP - TRAS. Так вот если не ошибаюсь последнее число обозначает количество тактов достаточное при хаотичном, но не очень интенсивном (так чтобы микросхема успевала перезарядиться) обращении к памяти. Где-то ячитал, что это число не может быть меньше суммы первых двух чисел чисто физически:
TRAS>=TRCD+TCL
что в принципе и понятно, т.к. для обращения к произвольной ячейки памяти нам надо сначала указать номер строки и столбца, а затем прочитать её значение с линий данных.
Но вот читал я статью в журнале ЖЕЛЕЗО о результатах разгонов различных модулей памяти DDR2. И там практически для каждой модели говорится говорится что-то типа "до разгона были тайминги 5-5-5-16. Минимальные, которые удалось достичь 3-3-3-4, а на максимальной частоте 4-5-4-5"

Так я в чём-то неправ? Или они ошибаются?

не слышал про такое... про 4-4-4-10 знаю - у самого так  но вот чтобы ниже...
ксати для ддр2 понижение таймингов совсем несильно прибавляет скорость