VPF::Дешифратор 6-64 структурная модель

rattick

Дата 20.10.2010, 19:35 (ссылка)

(нет голосов)

Загрузка ...

Новичок

Профиль
Группа: Участник
Сообщений: 35
Регистрация: 24.2.2007

Репутация: нет
Всего: нет

Здравствуйте Задана нам лаба была:
1. Собрать в графическом редакторе схему дешифратора 3-8 (сделал)

2. Сделать в WaveForm Editor временную диаграмму и просчитать ее (сделал). Далее сделал из дешифратора символ
3. Написать поведенческую модель дешифратора на VHDL (сделал) и сделать временную диаграмму (сделал)

Код


LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY dc_pov IS
PORT( EN : IN bit;
           a : IN bit_vector(0 to 2);
           f : OUT bit_vector(0 to 7));
END dc_pov;
ARCHITECTURE behav OF dc_pov IS
    SIGNAL tr:bit_vector(0 to 7);
BEGIN
PROCESS (EN,a)
    BEGIN
        if EN='1' then
            case a is
                when "000"=>tr<="01111111";    
                when "100"=>tr<="10111111";
                when "010"=>tr<="11011111";
                when "110"=>tr<="11101111";
                when "001"=>tr<="11110111";
                when "101"=>tr<="11111011";
                when "011"=>tr<="11111101";
                when "111"=>tr<="11111110";
            end case;
        end if;
    END PROCESS;        
f<=tr;
END behav;

4. Увеличить разрядность вдвое (6-64). Создать в графическом редакторе схему дешифратора используя в качестве компонента предыдущую модель дешифратора (символ)

и соответственно сделать временные диаграммы (сделал)
6. и вот тут то я и споткнулся. Написать СТРУКТУРНУЮ модель на VHDL дешифратора 6-64. Дело в том, что структурных моделей мы не касались ни разу. Как я понял, то в качестве компонента я должен добавить созданный ранее 3-8.
Вот так я начал

Код


library ieee;
use ieee.std_logic_1164.all;

entity dctwo is
port( EN1  : IN bit;
      x  : IN bit_vector(0 to 5);
      r : OUT bit_vector(0 to 63));
end dctwo;

architecture behav of dctwo is
  signal s: bit_vector(0 to 63);
--вставка компонента
component dc_pov
port( EN: IN bit;
      a: IN bit_vector(0 to 2);
      f : OUT bit_vector(0 to 7));
end component;

а вот как по портам раскидывать я не знаю. Как я понял надо позиционно или поименно присвоить порты, типа

Код


D1: dc_pov
  port map (EN1,x);

Но иксов 6 штук а соответствующих им входов а всего 3. В общем помогите!!!!
Третий день голову ломаю.

0 Пользователей читают эту тему (0 Гостей и 0 Скрытых Пользователей)
0 Пользователей:
« Предыдущая тема \| Электротехника и схемотехника \| Следующая тема »