А вот как он это делает - до сих пор доподлинно не известно.

Вот с этим совершенно согласен. 

Если использовать веретеночные нейронные сети не просто соединяя колонки по диагонали а разделив их по парам то тогда такая пара колонок будет соответствовать возможностям самой маленькой одной колонки в структурах мозга животных. 
Теперь к этой структуре колонок разделенных на пары нужна связь с другими парами колонок и ее создаем через обратные связи причем обратные связи пускаем только одну из колонок от сеседней пары. Свободная колонка из пары является входом разбивающим информацию на пиксели. 
Теперь нам нужна симметрия как и любой структуре подражающей мозгу. Также разбиваем сеть на пары колонок и пускаем их навстречу первой сети. Эта встречная сеть выполняет туже роль что и симметрия в природе. В конечном результате нам нужна память которая бы запоминала полученную информацию в точке встречи симметрий. Эту роль может выполнять оперативная память процессора которая должна снимать и расшифровывать полученную информацию. При этом диагонали связей в парах колонок должны быть из мемристоров с меньшим сопротивлением для того чтобы сеть не разгонялась а была функциональной. 
Вот вам и получается процессор гибридный из нейронных сетей и транзисторов со встроенной еще и кэш память как посредником между мемристорными сетями и процессором.
Теперь подробнее о симметрии. Если временно добавить в пару еще одну колонку то тогда при нечетной архитектуре можно менять функциональность анализа. Если третья колонка без обратных связей то это добавляет функций в запоминании а если с обратными связями то это добавляет функциональность анализа.
Архитектура симметрии дает возможность не только в более быстром и адекватности решения задачи но и дополнительные возможно в наделении процессора искусственным интеллектом если задать процессору алгоритм самостоятельно менять переключение от четной к нечетной архитектуре в одной из симметричных сторон сети.
Такое переключение будет менять скорость обработки сигнала что в корне меняет выходной сигнал с мемристоров с двумя плавающими затворами. Обработка сигнала должна последовательна быть проведена в трех режимах тоесть в режиме с четным числом колонок в двух режимах с нечетным числом колонок как минимум но можно и в больших вариациях режимов. Выходные данные анализируются алгоритмом и при получении положительного результата режим увязывается с результатом. Теперь осталось за малым а именно дать возможность процессору быть самостоятельным тоесть дать ему цель и возможность самостоятельно управлять режимами переключения колонок.






Это сообщение отредактировал(а) Энгельс - 6.4.2013, 20:09

Разумеется не будет. 

Идиотизм, еще в 1996 году русскими физиками был предложен вариант программного разделения задачь, для этого процессор разбивается на несколько частей, каждая из которых занимается потоком своих задачь. Компания Мелкософт подхватила эту идею, передала Интел. В итоге вывела свое оборудование на пик продаж, оставив МакОС в том, что сзади.